#TapeOut

iSPOT E&D ReutlingenEDRT_iSPOT
2025-03-24

+++DE+++
✅ Zwei Wochen nach Tapeout! Die hat unseren Mixed-Signal- nun final zur Fertigung freigegeben – alle Tests waren erfolgreich! 🔬✨ Wir sind stolz, Part of zu sein und unser Logo auf dem Chip verewigt zu haben. Jetzt heißt es warten auf den ersten Silizium-Run! 🚀

Wir sind ein Teil von #TheLaend und haben das Logo direkt in unseren Chip integriert. Jetzt heißt es warten auf den ersten Siliziumchip.
iSPOT E&D ReutlingenEDRT_iSPOT
2025-03-24

Two weeks after has now officially approved our mixed-signal for production – all tests were successful! 🔬✨ We are proud to be Part of and have engraved the logo on our chip. Now we wait for the first silicon run! 🚀

Proud to be part of #TheLaend! We designed the Logo into the Chip.
iSPOT E&D ReutlingenEDRT_iSPOT
2025-03-10

🚀 Successful ! Our mixed-signal in 350nm technology is now going into production at . Weeks of hard work have paid off – now we wait for the final simulations. Changes are still possible for the next two weeks.

Full Chip with Chipfinishing. All names, Logo and Easter Eggs included.
iSPOT E&D ReutlingenEDRT_iSPOT
2025-03-10

+++DE+++
Erfolgreicher ! Unser Mixed-Signal- in 350nm-Technologie geht nun in die Fertigung bei der . Wochen harter Arbeit haben sich gelohnt – jetzt heißt es warten auf die abschließenden Simulationen. Änderungen sind noch zwei Wochen möglich.

Kompletter Chip mit Chipfinishing inklusive der Projektverantwortlichen auf dem Chip
iSPOT E&D ReutlingenEDRT_iSPOT
2025-03-03

+++EN+++
7 days until tapeout! 🚀 We are finalizing the layout of our mixed-signal ASIC in 350nm technology, which will be manufactured at XFAB. Tomorrow, we have the final design review with our professors – to fix the last errors and verify functionality.

Layout ready for Layout Review, #ChipFinishing will be done the next days
iSPOT E&D ReutlingenEDRT_iSPOT
2025-03-03

+++DE+++
Noch 7 Tage bis zum Tapeout! 🚀 Wir finalisieren das Layout unseres Mixed-Signal-ASICs in 350nm-Technologie, der bei XFAB gefertigt wird. Morgen steht das finale Design-Review mit unseren Professoren an – um die letzten Fehler zu beheben und die Funktion zu verifizieren.

Layout Finalisierung und #ChipFinishing folgt die nächsten Tage
iSPOT E&D ReutlingenEDRT_iSPOT
2025-02-18

++DE++
Noch 20 Tage bis zum Tapeout! 🚀 Wir arbeiten am Floorplanning unseres ASICs und analysieren verschiedene Platzierungsstrategien, um kurze Signallaufzeiten und eine effiziente Ressourcennutzung zu gewährleisten. Eine durchdachte Struktur ist essenziell für Leistung und Herstellbarkeit.

Floorplanning des zu erstellenden ASICs
iSPOT E&D ReutlingenEDRT_iSPOT
2025-02-18

++EN++
20 days until tapeout! 🚀 We are working on the floorplanning of our ASIC, analyzing different placement strategies to ensure short signal paths and efficient resource utilization. A well-structured design is essential for performance and manufacturability.

Floorplanning of the upcoming ASIC
apfeltalk :verified:apfeltalk@creators.social
2025-02-11

OpenAI entwickelt eigenen KI-Chip: Weniger Abhängigkeit von NVIDIA
OpenAI plant, einen eigenen KI-Chip zu entwickeln und bereits Ende 2025 einzusetzen. Damit möchte das Unternehmen unabhängiger von externen Anbietern wie NVIDIA werden. Die Fertigung wird durch den erfahren
apfeltalk.de/magazin/news/open
#News #Tellerrand #3Nanometer #HighBandwidthMemory #KIChip #KnstlicheIntelligenz #Nvidia #OpenAI #TapeOut #TSMC

Mікє Вυггmburr@stranger.social
2023-11-15
2023-11-15
Drew Fustinipdp7
2022-05-06

I love that IC design is now a practical hobby!
Great stuff in the latest "Zero to ASIC" video by Matthew Venn: youtube.com/watch?v=pKlQH1WivrI

Client Info

Server: https://mastodon.social
Version: 2025.04
Repository: https://github.com/cyevgeniy/lmst