Quand Altera invente le bug de l'an 2026

https://www.fabienm.eu/flf/bug-de-lan-2026/

#altera #quartus #bug #bug2026 #intel

Je vais bientôt sortir mon livre «Journal d'un prisonnier de Quartus» vous verrez ça aura une autre gueule !

#altera #quartus #horreur #flf #java #fpga

S'il vous plaît, faites nous des interfaces de configurations sous forme de fichiers texte.

Que je puisse tout configurer dans un fichier que je versionne proprement avec git et que je n'ai plus qu'à lancer un script pour générer les bitstream et autre fichiers de config.

J'en peu plus de ces clic-clic ultra-buggés en vieux java qui s'affichent mal et mettent des plombes à cocher/décocher.

Sans parler des messages d'erreurs obscures qui surgissent qu'au bout de 30 min de calcul !

#quartus #intel #vivado #amd #xilinx #fgpa #flf #liberté #vhdl #verilog #java #bitstream

Nous sommes en 2025 et Intel/Altera ne propose toujours pas de logiciel libres pour la simulation des projets Quartus (25.3) :(

Dommage.

#quartus #altera #questasim #vhdl #verilog #simulation #FPGA #flf #vcs #xcelium #rivierapro #intel

Terasic Announces Starter Kit Featuring RISC-V Nios V Processor and Software Bundle

https://fed.brid.gy/r/https://linuxgizmos.com/terasic-announces-starter-kit-featuring-risc-v-nios-v-processor-and-software-bundle/

Программист embedded лезет в FPGA (часть 2, передышка на семисегментниках)

В предыдущей статье мы поморгали диодом. Большое дело, вообще‑то. После удобных сред разработки, вроде VSCode, CubeIDE, или продуктов JetBrains (поклонники Vim вышли из чата), Квартус не кажется очень уж дружелюбным. Плюс смена подхода к разработке: от программы к схеме. Но ничего, вроде, справились. Получается, мы погрузились в тему, наверное, на уровне «намочить ноги». Теперь, неспеша, зайдём по щиколотку.

https://habr.com/ru/articles/940386/

#плис_начинающим #quartus #helloworld #fpga

Программист embedded лезет в FPGA

Любой программист микроконтроллеров, Imho, рано или поздно (сейчас, скорее, рано) от одного из коллег или из статьи в интернете слышит загадочное ПЛИС или FPGA, CPLD, ПВМ — что-то такое. Если честно, то я услышал вот это загадочное, занырнул чуть-чуть, и теперь думаю, что мой опыт пригодится кому-то ещё. Если совсем честно, то статья ещё планируется как небольшая (всего в трёх частях) заметка для себя. Я когда погружался, делал пометки в текстовом файле, здесь получится их хорошо отредактированная версия. Очень много вещей в подобных этому туториалах, которые я читал, пропускаются как сами собой разумеющиеся. Подробные инструкции куда и как тыкать есть в документации к плате разработки. Но там не хватает ответов на вопросы зачем и почему. Здесь я хочу скомбинировать 2 подхода. Лезем в FPGA

https://habr.com/ru/articles/936674/

#плис_начинающим #quartus #helloworld #fpga

Finally playing with logic schematic design in #quartus for my #DE0-nano #FPGA #dev board.

Big win for me, getting this far. Still got to blow the design into the dev board. Pins to assign, clocks to configure, #IDE controls to learn.

Standing on the shoulders of giants. If you FPGA, you rock.

Hmm qu'est-ce que je supprime pour faire de la place ?

#quartus #altera #xilinx #vivado

Donc d'un coté quartus me chie des milliers de warnings pour des trucs à la con. Et quand j'essais d'écrire sur des port d'entrées, là aucun problème, pas d'erreur ....

#quartus #verilog #input #assign #agilex5

Saint Quartus priez pour nous.

https://fr.wikipedia.org/wiki/Quartus

Si votre synthèse ne marche pas bien c'est que vous n'êtes pas un bon chrétien c'est tout. Allez mettre un cierge.

#flf #fpga #quartus #altera #intel #usineagaz

System Console. Доступ к регистрам ПЛИС из Quartus

Привет, Хабр! Меня зовут Роман Вернин, я разработчик систем на кристалле в компании Аквариус. Вместе с коллегами мы разрабатываем микросхемы ASIC. В этой статье я хотел бы поделиться опытом, как можно использовать отладочное средство ПЛИС от фирмы Intel для тестирования, настройки или исследования устройств и стендовых систем.

https://habr.com/ru/companies/aquarius/articles/839618/

#Quartus #systemverilog #fpga #systemconsole #intel #аквариус #altera

The new #Quartus Pro 24.1 will be released soon.The new feature will support #FPGAs from #Agilex 5 series by #Altera and will probably not require a paid license. It was mentioned on Reddit: https://www.reddit.com/r/FPGA/comments/1bnvua0/comment/kwmb8r7/?utm_source=share&utm_medium=mweb3x&utm_name=mweb3xcss&utm_term=1&utm_content=share_button

Found a workaround to my scripting issue with Quartus. Seems like instead of using PRE_FLOW and POST_FLOW triggers, I can get where I need to be by utilizing the POST_MODULE and then using a "dispatch" script to trigger various ancillary scripts based on what module just finished. Doesn't let me hook into PRE_MODULE which I would prefer, but I can keep the tool from running the auto-bitstream conversions and archiving which was the main issue, and fortunately (until it's changed) I can hook an after quartus_ipgenerate for our versioning build information.

Still irritates me that they changed the behavior for this. The only other solution would be to fully script the build flow and make the engineer run it from the command line, which I'm okay with but not everyone is comfortable with that flow. So to get the things I care about, I'll compromise.

#fpga #intel #quartus

Just discovered that Quartus Pro broke one of our automation flows. In Standard, if you performed just a synthesis alone, it would not run the preflow and postflow scripts. Very handy for just running down any synthesis specific compile errors not caught in simulation compilation. Also since no assembling was performed, there's no reason to run the post flow naming and archiving of the bitstreams.

Well apparently in Pro they decided "Hey, let's run preflow and postflow ALL THE TIME. Also let's not give any additional arguments that lets the script know what flow was started. What could possibly go wrong?"

I am kind of livid about this. This is not a casual change and it breaks a lot of things. And I am pretty sure Quartus devs do not give a fuck because they never give a fuck about these things.

#fpga #intel #quartus

Spending time exploring 80s/90s computers on MiSTer FPGA has me thinking maybe I should consider it for future FPGA projects. It does have nice infra for video, input, IO, etc.

Biggest downside is it requires installing and using Quartus 17.1, which I am not very enthused about.

On the plus side it appears somebody already wrote out instructions for dealing with all the things that go wrong when you try to do that on Ubuntu 22...

https://github.com/jimnarey/quartus-17-install-ubuntu-22

#Retrocomputing #MiSTerFPGA #Quartus

https://qiitadon.com/web/statuses/104776194565081803

#FPGA #performance #Quartus
Quartus benchmark v19.1 pro
https://qiita.com/Soleiyu/items/777a5a19a981b693100f

思ったより速くないな